从5纳米到3纳米一文读懂晶圆代工江湖的工艺纠葛

近来，一则音讯非常引人注重。高通最新发布旗下第三代5G基带芯片骁龙X60，该芯片将选用三星5纳米工艺进行代工出产。这使得三星在与台积电的代工大战中，抢下一个重要客户的订单，一起也将摩尔定律推动到5纳米节点。2020年之初，全球半导体龙头大厂在先进工艺竞赛上的火药味就没收非常浓重。

“3+1”的参加者

5G的落地、人工智能的开展，无不需求运用到半导体芯片。这在进步商场规模的一起，也对半导体技能提出了更大应战。半导体制作企业不得不朝着愈加顶级的工艺节点7纳米/5纳米/3纳米演进。事实上，沿着摩尔定律能够继续跟进半导体工艺尺度微缩的厂家数量没收越来越少，在这个范畴竞赛的厂商首要便是三星、台积电和英特尔三家。此外，我国大陆晶圆代工厂中芯世界也在推动傍边。因而，参加先进工艺之争的也就只要这样“三大一小”几家公司。

先进工艺开发量产的成功与否关于半导体巨子来说含义非常严重。台积电2019年第四季度财报完结营收3170亿元新台币。按工艺水平区分，7纳米工艺技能段占公司收入的35％，10纳米为1％，16纳米为20％，算计16纳米及以下先进工艺产品收入没收占到56％。台积电CEO魏哲家表明，选用先进工艺的5G和HPC产品是台积电的长时间首要添加动力，并估量2020年5G智能手机在整个智能手机商场的普及率为10％左右。

正因如此，半导体龙头大厂无不极为注重先进工艺的出资与开发。2月20日，三星宣告韩国华城工业园一条专司EUV（极紫外光刻）技能的晶圆代工出产线V1完结量产。据了解，V1出产线于2018年2月开工，2019年下半年开端测验晶圆出产，第一批产品本年第一季度向客户交给。现在，V1没收投入7纳米和6纳米 EUV移动芯片的出产作业，规划未来能够出产3纳米的产品。三星制作事务总裁ES Jung称，V1产线将和S3出产线一道，协助公司拓宽客户，呼应商场需求。

台积电对先进工艺的开发相同注重。在2020年1月举办的法说会上，台积电表明将添加2020年的本钱开销，从原订的110亿美元，上修至140亿美元～150亿美元，其间80% 将投入先进工艺产能的扩增，包含7纳米、5纳米及3纳米等。而日前业界也传出“英特尔将提早进行7纳米出资”的音讯，英特尔2020年的设备出资方案，不只要添加现有14/10纳米工艺的产能，还要对7/5纳米工艺进行出资。在2019年财报中，英特尔表明2020年方案的本钱开销约为170亿美元。

依据中芯世界财报，2019年第四季度14纳米工艺没收量产，并带来了768万美元的营收。在该次财报会议上，中芯世界联席CEO梁孟松也初次揭露了中芯世界的N+1、N+2工艺的状况。中芯世界的N+1工艺和现有的14纳米工艺比较，功能进步了20%，功耗下降了57%，逻辑面积缩小了63%，SoC面积削减了55%。

5纳米/6纳米将本钱年竞赛焦点

如果说2019年先进工艺的竞赛要点是7纳米+EUV光刻工艺，那么2020年焦点将转到5纳米节点上。在高通发布X60基带芯片之后，路透社便征引两名知情人士音讯报导，三星的半导体制作部分赢得了高通的最新合同，将运用5纳米工艺技能出产新发布的芯片。对此，有业界人士指出，三星EUV产线的投产以及成功交给高通全球首个5纳米产品骁龙X60基带芯片，都将给台积电带来必定压力。

此前三星在先进工艺方面与台积电的竞赛并不顺畅。2018年三星挑选了越过LPE低功耗阶段，直接进入7纳米 EUV的斗胆战略，目的在工艺技能上抢占先机。可是新工艺的良品率一向不高，使得斗胆战略没有见效。而台积电仍选用传统屡次曝光技能，先行占领商场，取得了简直100%的7纳米商场。不过三星明显并没有抛弃对先进工艺商场的开发与抢夺。2020年三星再次将要点转移到5纳米之上，明显是有意再次向台积电建议应战。在1月份的出资者电话会议上，当被问及三星将怎么与台积电竞赛时，三星晶圆高档副总裁Shawn Han表明，公司方案经过“多元化客户运用”来扩展5纳米芯片产值。依照三星此前发布的工艺规划，5纳米工艺在2019年4月份开发完结，下半年完结初次流片，在2020年完结量产。

台积电关于5纳米也相同注重。依据台积电此前的发表，5纳米工艺2019年上半年导入试产，2020年上半年完结量产。台积电5纳米出资250亿美元，月产能5万片，之后再扩大至7万～8万片。依据设备厂商音讯，下半年台积电5纳米接单已满，除苹果新一代A14运用处理器外，还包含华为海思新款麒麟芯片等。即使是三星没收拿下高通5纳米订单，也不代表台积电就会失掉高通的订单。事实上，高通一向以来便是把晶圆代工订单交由台积电和三星等多家厂商出产的。此外，台积电还规划了一个5纳米工艺的加强版，有点像7纳米节点的N7+。材料显现，5纳米加强版在稳定功率下可进步7%的功能，下降15%的功率。估量该工艺渠道将在2021年量产。

6纳米是本年竞赛的另一个要点。紫光展锐最新发布的5G芯片虎贲T7520就选用了台积电的6纳米工艺，相较7纳米工艺，晶体管密度进步18%，功耗下降8%。依据台积电我国区事务开展副总经理陈平的介绍，6纳米是7纳米的延伸和扩展。台积电于2018年量产7纳米工艺，2019年量产7纳米+EUV的升级版，在芯片的部分要害层出产中导入EUV设备，然后削减光罩的选用，削减相关本钱，进步制作功率。6纳米工艺渠道则是7纳米工艺的另一个升级版。由于它可经过7纳米的悉数IP，此前选用7纳米的客户能够愈加快捷地导入，在进步产品功能的一起统筹了本钱。

3纳米或需探究新的工艺架构

3纳米有很大的或许是半导体大厂间先进工艺之争的下一个重要节点。半导体专家极大康指出，资历发作严重革新的是3纳米，由于从3纳米开端半导体厂商会抛弃FinFET架构转向GAA晶体管。

极大康表明，商场预测5纳米或许与10纳米相同，是一个过渡节点，未来将敏捷转向3纳米。可是现在半导体公司选用的FinFET架构已不再适用3纳米节点，需求探究新的工艺架构。

也便是说，在这个技能岔道口，三星有或许对台积电建议更强力的应战。三星在“2019三星代工论坛”（Samsung Foundry Forum 2019）上，曾发布新一代闸极环栅（GAA，Gate-All-Around）工艺。因而，外界估量三星将在3纳米节点运用GAA环栅架构工艺。三星电子的半导体部分表明，根据GAA工艺的3纳米芯片面积能够比最近完结开发的5纳米产品面积缩小35%以上，耗电量削减50%，处理速度可进步30%左右。

台积电则在2018年宣告出资6000亿元新台币，兴修3纳米工厂，方案在2020年开工，最快于2022年年末开端量产。在2019年第一季度的财报法说会上，台积电曾发表其3纳米技能已确认进入全面开发阶段。不过到现在为止，台积电仍未揭露其3纳米节点的工艺道路。外界估量，台积电有或许要在本年4月29日举办的“北美技能论坛”上才会发布3纳米的细节。到时，台积电与三星的3纳米工艺之争将会进入一个新的阶段。